ACTIVE MATRIX DISPLAY DEVICE

Publication number: JP2000155312

Publication date:

2000-06-06

Inventor:

YAMAZAKI SHUNPEI; KONUMA TOSHIMITSU;

KOYAMA JUN; OSAME MITSUAKI

Applicant:

SEMICONDUCTOR ENERGY LAB

Classification:

- international:

G09F9/30; G02F1/133; G02F1/1335; G02F1/1345; G02F1/136; G02F1/1365; G02F1/1368; G09F9/30; G02F1/13; (IPC1-7): G02F1/1335; G02F1/133;

G02F1/1365; G09F9/30


- European:

Application number: JP20000005314 19950601 Priority number(s): JP20000005314 19950601

Report a data error here

Abstract of JP2000155312

PROBLEM TO BE SOLVED: To provide an active matrix display device having an improved aperture ratio and shielding light toward a driving circuit part without increasing production steps. SOLUTION: In an active matrix display device which is at least provided with a first insulating substrate having a pixel part and a driving circuit part to drive the pixel part, comprising TFTs(thin film transistors), on the same plane and a second insulating substrate placed opposite to the first substrate and provided with a color filter, a light shielding layer is constructed of a lamination of three color filters, R(red), G(green) and B(blue) located, on a position opposite to the driving circuit part, on the second insulating substrate.



(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-155312 (P2000-155312A)

(43)公開日 平成12年6月6日(2000.6.6)


(51) Int.Cl. ⁷		識別記号		FI					テーマコード(参考)	
GO2F	1/1335	505		G 0 2	2 F	1/1335		505		
0021	1/133	5 5 0				1/133		550		
	1/1365			G 0	9 F	9/30		338		
G09F	9/30	338						349B		
GUDI	<i>5)</i> 50	349						349C		
			來讀查審	有	游求	項の数8	OL	(全 12 頁)	最終頁に続く	
(21) 出願番号 (62) 分割の表示 (22) 出顧日		特願2000-5314(P2000-5314) 特願平7-160003の分割 平成7年6月1日(1995.6.1)		(72) 出願 <i>)</i>) 発明者	株神 山神 神 神 神 神 神 神 神 神 神 神 神 神 神 神 神 神 神	株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地 山崎 舜平 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内			
				(72)発明	者 小山 神奈/	潤 県厚オ	:市長谷398番 2一研究所内	地 株式会社半	
			,						最終頁に続く	

(54) 【発明の名称】 アクティブマトリクス型表示装置

(57)【要約】

【課題】 工程数を増やさずに、開口率を向上させ、駆動回路部の遮光のできるアクティブマトリクス型表示装置を提供する。

【解決手段】 TFTにより構成された、画素部および前記画素部を駆動する駆動回路部を同一面上に有する第一の絶縁基板と、前記基板に対向し、カラーフィルタを有する第二の絶縁基板とを少なくとも有するアクティブマトリクス型表示装置において、前記第二の絶縁基板上の前記駆動回路部に対向する位置に、R(赤)、G(緑)、B(青)の三種のカラーフィルタを重ねて設け、遮光膜を構成する。



1

【特許請求の範囲】

【請求項1】マトクリクス状に配置された薄膜トランジスタを有する画素部と、薄膜トランジスタを有し前記画素部を駆動する駆動回路部とが設けられた第1の絶縁基板と、前記第1の絶縁基板に対向して設けられ、かつR(赤)のカラーフィルタを有する第2の絶縁基板と、を有するアクティブマトリクス型表示装置において、前記第2の絶縁基板上には、前記第1の絶縁基板の駆動回路部に対向する部分に遮光膜が設けられ、前記遮光膜は前記10R(赤)のカラーフィルタ、前記G(緑)のカラーフィルタおよび前記B(青)のカラーフィルタを重ねることによって形成されていることを特徴とするアクティブマトリクス型表示装置。

【請求項2】マトクリクス状に配置された薄膜トランジスタを有する画素部と、薄膜トランジスタを有し前記画素部を駆動する駆動回路部とが設けられた第1の絶縁基板と、前記第1の絶縁基板に対向して設けられ、かつR(赤)のカラーフィルタを有する第2の絶縁基板と、を有するアクティブマトリクス型表示装置において、前記画素部には、ブラックマトリクスが設けられ、前記第2の絶縁基板上には、前記第1の絶縁基板の駆動回路部に対向する部分に遮光膜が設けられ、前記遮光膜は前記R(赤)のカラーフィルタ、前記G(緑)のカラーフィルタおよび前記B(青)のカラーフィルタを重ねることによって形成されていることを特徴とするアクティブマトリクス型表示装置。

【請求項3】マトクリクス状に配置された薄膜トランジスタを有する画素部と、薄膜トランジスタを有し前記画 30 素部を駆動する駆動回路部とが設けられた第1の絶縁基板と、前記第1の絶縁基板に対向して設けられ、かつR(赤)のカラーフィルタを有する第2の絶縁基板と、を有するアクティブマトリクス型表示装置において、前記画素部には、ブラックマトリクスが設けられ、前記駆動回路部は、前記ブラックマトリクスと同一材料からなる配線を有し、前記第2の絶縁基板上には、前記第1の絶縁基板の駆動回路部に対向する部分に遮光膜が設けられ、前記遮光膜は前記R(赤)のカラーフィルタ、前記G(緑)の 40カラーフィルタおよび前記B(青)のカラーフィルタを重ねることによって形成されていることを特徴とするアクティブマトリクス型表示装置。

【請求項4】マトクリクス状に配置された薄膜トランジスタを有する画素部と、薄膜トランジスタからなるインバーターチェーンを有し前記画素部を駆動する駆動回路部とが設けられた第1の絶縁基板と、前記第1の絶縁基板に対向して設けられ、かつR(赤)のカラーフィルタ、G(緑)のカラーフィルタおよびB(青)のカラーフィルタを有する第2の絶縁基板と、を有するアクティブマトリク50

2

ス型表示装置において、前記第2の絶縁基板上には、前記第1の絶縁基板の駆動回路部に対向する部分に遮光膜が設けられ、前記遮光膜は前記R(赤)のカラーフィルタ、前記G(緑)のカラーフィルタおよび前記B(青)のカラーフィルタを重ねることによって形成されていることを特徴とするアクティブマトリクス型表示装置。

【請求項5】マトクリクス状に配置された薄膜トランジスタを有する画素部と、薄膜トランジスタからなるインバーターチェーンを有し前記画素部を駆動する駆動回路部とが設けられた第1の絶縁基板と、前記第1の絶縁基板に対向して設けられ、かつR(赤)のカラーフィルタを有する第2の絶縁基板と、を有するアクティブマトリクス型表示装置において、前記画素部には、ブラックマトリクスが設けられ、前記第2の絶縁基板上には、前記第1の絶縁基板の駆動回路部に対向する部分に遮光膜が設けられ、前記遮光膜は前記R(赤)のカラーフィルタ、前記G(緑)のカラーフィルタおよび前記B(青)のカラーフィルタを重ねることによって形成されていることを特徴とするアクティブマトリクス型表示装置。

【請求項6】マトクリクス状に配置された薄膜トランジスタを有する画素部と、薄膜トランジスタからなるインバーターチェーンを有し前記画素部を駆動する駆動回路部とが設けられた第1の絶縁基板と、前記第1の絶縁基板に対向して設けられ、かつR(赤)のカラーフィルタを有する第2の絶縁基板と、を有するアクティブマトリクス型表示装置において、前記画素部には、ブラックマトリクスが設けられ、前記駆動回路部は、前記ブラックマトリクスと同一材料からなる配線を有し、前記第2の絶縁基板上には、前記第1の絶縁基板の駆動回路部に対向する部分に遮光膜が設けられ、前記遮光膜は前記R(赤)のカラーフィルタ、前記G(緑)のカラーフィルタおよび前記B(青)のカラーフィルタを重ねることによって形成されていることを特徴とするアクティブマトリクス型表

【請求項7】請求項1乃至6のいずれか一において、前記薄膜トランジスタの活性層はポリシリコンからなることを特徴とするアクティブマトリクス型表示装置。

【請求項8】請求項1乃至7のいずれか一において、前 記ブラックマトリクスは、チタンまたはクロムからなる ことを特徴とするアクティブマトリクス型表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はアクティブマトリクス型液晶表示装置に関し、とくにその開口率の向上と工程の削減をはかったアクティブマトリクス型液晶表示装置に関する。

[0002]

【従来の技術】アクティブマトリクス型液晶表示装置と

は、マトリクスの各交差部に画素が配置され、すべの画素にはスイッチング用の素子が設けられており、画素情報はスイッチング素子のオン/オフによって制御されるものをいう。このような表示装置の表示媒体としては液晶を用いる。本発明ではスイッチング素子として、特に三端子素子、すなわち、ゲート、ソース、ドレインを有する薄膜トランジスタを用いる。

【0003】また、本発明の記述においては、マトリクスにおける行とは、当該行に平行に配置された走査線(ゲート線)が当該行の薄膜トランジスタのゲート電極に接続されているものを言い、列とは当該行に平行に配置された信号線(ソース線)が当該列の薄膜トランジスタのソース(もしくはドレイン)電極に接続されているものを言う。さらに、走査線を駆動する回路を走査線駆動回路、信号線を駆動する回路を信号線駆動回路を走査線駆動回路、、薄膜トランジスタをTFTと称する。近年、ビデオカメラのビュウファインダやプロジェクタの市場において、駆動回路をボリシリコンTFTを用いてガラス基板上に画素TFTと同時形成した液晶表示装置が主流になりつつある。さらに、その液晶表示装置の信頼性向上、基板サイズの縮小のため駆動回路を画素TFTと同様に液晶領域内に設けることがおこなわれている。

【0004】図2に示すのはアクティブマトリクス型液 晶表示装置の第一の従来例である。この例にあるように アクティブマトリクス型液晶表示装置は図2の上方に信 号線駆動回路、左方に走査線駆動回路を配置し、信号 線、走査線の駆動をおこなっている。 図3は、図2の画 素マトリクスの一部を拡大したものである。 図3は対向 基板上のブラックマトリクスとITO 画素電極が重なるこ とによってITO 画素電極間の光を通さない領域を示して 30 いる。ブラックマトリクスとは画素電極間の隙間やTFT エリアの光を遮る層で、パネルの開口率を決定し、表示 **輝度に重大な影響を与える。開口率とはブラックマトリ** クスの開口面積を画素セルの面積で割ったもので値が大 きいほど表示には有利である。この例の断面図を図4に 示す。カラー表示では輝度の向上が大きな課題であり、 開口率を上げる必要がある。また、開口率を向上させる ことでバックライト等の光源の明るさを小さくすること ができ、液晶表示装置の消費電力を低減させることがで きる。

[0005]

【発明が解決しようとする課題】ブラックマトリクスを対向基板に作る場合、TFT 基板と対向基板との張り合せ精度から、図3に示すようにブラックマトリクスはITO 画素電極に5~7 μm程度入り込んでいるため開口部の面積を大きくできないという問題点があった。

【0006】図5に示すのはその問題の解決策を施した 第二の従来例である。この例では、ブラックマトリクス を対向基板からTFT 基板に移した。このとき、ブラック マトリクスとITO 画素電極を同一基板上に形成するた め、張り合せ精度が向上し重なり領域が $2\mu m$ 程度で済む。よって、ブラックマトリクスをTFT 基板に移すことで、図3の例では、図3 (A)に示す、開口率が約15%(重なり領域 $2\mu m$)から、図3 (B)に示す、約40%(重なり領域 $2\mu m$)に大きく向上した。特に、前述した様に、対向基板を、駆動回路に対向する大きさを有するものとし、駆動回路を液晶領域の中に設けたものでは、駆動回路領域と画素領域が近接となるため、駆動回路においても遮光の必要が発生する。

【0007】画素の遮光のためのブラックマトリクスをTFT 基板に移し、その遮光膜にて駆動回路の遮光を行った場合、遮光に関しては問題ないが、駆動回路のTFT とブラックマトリクスとの間の層間絶縁膜の容量が無視できなくなる。層間膜の厚さを300nmとし、窒化膜を使用すると単位面積当りの絶縁膜の容量は 2.50×10^{-16} [F/ μ m²]となり、たとえば、駆動回路のクロックライン等に巾 $100~\mu$ m、長さ $50000~\mu$ m の配線があった場合、駆動回路の配線とブラックマトリクスの間の容量は 1.25×10^{-9} [F]となる。このとき、駆動回路の配線の遅延時間は配線のシート抵抗を $0.2[\Omega/\mu$ m²]とすると 1.25×10^{-7} [s]となり、数MHz で配線を駆動する場合に問題となる。駆動回路は画素TFT と比較して回路特性が重要で改善が必要である。

【0008】図6に示すのはブラックマトリクスを対向 基板からTFT 基板に移すことで駆動回路特性が悪くなる 問題の解決策を施した第三の従来例である。この例で は、画素部のブラックマトリクスのみTFT 基板に移し、 駆動部のブラックマトリクスは対向基板に形成する。し かし、この場合、開口率は向上するものの、ブラックマ トリクスをTFT 基板と対向基板の両方に形成するため工 程数が増えることになる。

【0009】本発明は、工程数を増やさずに、開口率を向上させた液晶表示装置を提供することを目的とする。 本発明は、工程数を増やさずに、駆動回路部の遮光できる液晶表示装置を提供することを目的とする。

[0010]

【課題を解決するための手段】上記課題を解決するために、本発明は、薄膜トランジスタが接続された画素が、複数マトクリクス状に配置された画素部と、薄膜トランジスタにより構成された、前記画素部を駆動する駆動回路部とを、同一面上に有する第一の絶縁基板と、前記基板に対向し、カラーフィルタを有する第二の絶縁基板と、前記第一の絶縁基板と前記第二の絶縁基板との間に充填された、液晶材と、を少なくとも有する、アクティブマトリクス型液晶表示装置において、前記第二の絶縁基板上の、前記駆動回路部に対向する位置に、R(赤)、G(緑)、B(青)の三種のカラーフィルタが重ねて設けられることにより構成される、遮光膜が設けられていることを特徴とするアクティブマトリクス型液晶表示装置である。

【0011】また、本発明の他の構成は、薄膜トランジスタが接続された画素が、複数マトクリクス状に配置された画素部と、薄膜トランジスタにより構成された、前記画素部を駆動する駆動回路部とを、同一面上に有する第一の絶縁基板と、前記画素部に対向する位置に設けられたカラーフィルタを有する、前記第一の絶縁基板に対向する第二の絶縁基板と、前記第一の絶縁基板と前記第二の絶縁基板との間に充填された、液晶材と、を少なくとも有する、アクティブマトリクス型液晶表示装置において、前記画素部には、ブラックマトリクスが設けられ、、前記第二の絶縁基板上の、前記駆動回路部に対向する位置に、R(赤)、G(緑)、B(青)の三種のカラーフィルタが重ねて設けられることにより構成される遮光膜が設けられていることを特徴とするアクティブマトリクス型液晶表示装置である。

【0012】また、本発明の他の構成は、薄膜トランジ スタが接続された画素が、複数マトクリクス状に配置さ れた画素部と、薄膜トランジスタにより構成された、前 記画素部を駆動する駆動回路部とを、同一面上に有する 第一の絶縁基板と、前記画素部に対向する位置に設けら れたカラーフィルタを有する、前記第一の絶縁基板に対 向する第二の絶縁基板と、前記第一の絶縁基板と前記第 二の絶縁基板との間に充填された、液晶材と、を少なく とも有する、アクティブマトリクス型液晶表示装置にお いて、前記画素部には、ブラックマトリクスが設けら れ、前記駆動回路部は、前記ブラックマトリクスと同一 材料によって構成される配線材を有し、前記第二の絶縁 基板上の、前記駆動回路部に対向する位置に、R(赤)、 G(緑)、B(青) の三種のカラーフィルタが重ねて設けら れることにより構成される遮光膜が設けられていること を特徴とするアクティブマトリクス型液晶表示装置であ

【0013】また、本発明の他の構成は、上記の各構成において、遮光膜を構成する、R(赤)、G(緑)、B(青)の三種のカラーフィルタのそれぞれは、画素部に対向する位置に設けられた同種のカラーフィルタと、同一組成を有していることを特徴とするアクティブマトリクス型液晶表示装置である。

【0014】また、本発明の他の構成は、薄膜トランジスタが接続された画素が、複数マトクリクス状に配置さ 40れた画素部と、薄膜トランジスタにより構成された、前記画素部を駆動する駆動回路部とを、同一面上に有する第一の絶縁基板と、前記画素部に対向する位置に設けられたカラーフィルタを有する、前記第一の絶縁基板に対向する第二の絶縁基板と、前記第一の絶縁基板と前記第二の絶縁基板との間に充填された、液晶材と、を少なくとも有する、アクティブマトリクス型液晶表示装置において、前記画素部には、ブラックマトリクスが設けられ、前記駆動回路部は、前記ブラックマトリクスと同一材料によって構成される配線材を有し、前記第二の絶縁 50

基板上の、前記駆動回路部に対向する位置に、遮光膜が 設けられていることを特徴とするアクティブマトリクス 型液晶表示装置である。

【0015】また、本発明の他の構成は、上記各構成に おいて、駆動回路は、直接または薄膜を介して、液晶材 に接していることを特徴とするアクティブマトリクス型 液晶表示装置である。

【0016】また、本発明の他の構成は、上記各構成に おいて、対向基板が、駆動回路に対向する大きさを有し ていることを特徴とするアクティブマトリクス型液晶表 示装置である。

【0017】本発明は上記の課題を克服した、工程数を増やさないで開口率を向上させるものであり、その構成を図1に示す。この例では、画素部のブラックマトリクスを、開口率向上のためTFT 基板上に設け、駆動回路部の遮光膜としてカラーフィルタR、G、Bを、対向基板上の同一位置に三枚重ねて設ける。図10にカラーフィルタR、G、Bの分光特性を示す。カラーフィルタR、G、Bを三枚重ねると、図10に示すように可視光が透過せず、遮光膜として用いることができる。また、駆動回路上に、画素部のブラックマトリクスと同層の遮光膜を作る必要がないため、画素部では、ブラックマトリクスとして用いられている材料を、駆動回路部の配線材を構成する材料として用いることが可能である。

[0018]

【実施例】〔実施例1〕以下に本実施例におけるアクティブマトリクス回路を用いた液晶表示装置の基板の作製方法の説明を行う。以下、本実施例のモノリシック型アクティブマトリクス回路を得る制作工程について、図7を用いて説明する。この工程は低温ポリシリコンプロセスのものである。図7の左側に駆動回路のTFTの作製工程を、右側にアクティブマトリクス回路のTFTの作製工程をそれぞれ示す。まず、第一の絶縁基板としてガラス基板(701)の上に、下地酸化膜(702)として厚さ100~300mの酸化珪素膜を形成した。この酸化珪素膜の形成方法としては、酸素雰囲気中でのスパッタ法やプラズマCVD法を用いればよい。

【0019】その後、プラズマCVD 法やLPCVD 法によってアモルファスのシリコン膜を30~150nm、好ましくは50~100nmに形成した。そして、500 ℃以上、好ましくは、500~600 ℃の温度で熱アニールを行い、シリコン膜を結晶化させた、もしくは、結晶性を高めた。熱アニールによって結晶化ののち、光(レーザーなど)アニールをおこなって、さらに結晶化を高めてもよい。また、熱アニールによる結晶化の際に特開平6-244103、同6-244104に記述されているように、ニッケル等のシリコンの結晶化を促進させる元素(触媒元素)を添加してもよい

【0020】次にシリコン膜をエッチングして、島状の 駆動回路のTFT の活性層(703)(p チャネル型TFT 20

用)、(704)(N チャネル型TFT 用)とマトリクス回 路のTFT (画素TFT)の活性層(705)を形成した。さら に、酸素雰囲気中でのスパッタ法によって厚さ50~200 nmの酸化珪素のゲート絶縁膜(706)を形成した。ゲー ト絶縁膜の形成方法としては、プラズマCVD 法を用いて もよい。プラズマCVD 法によって酸化珪素膜を形成する 場合には、原料ガスとして、一酸化二窒素(N2O)も しくは酸素 (O2) とモノシラン (SiH4) を用いること が好ましかった。

【0021】その後、厚さ200~600nmのアルミニウムを 10 スパッタ法によって基板全面に形成した。ここでアルミ ニウムはその後の熱プロセスによってヒロックが発生す るのを防止するため、シリコンまたはスカンジウム、パ ラジウムなどを含有するものを用いてもよい。 そしてこ れをエッチングしてゲート電極 (707、708、709)を 形成する。(図7 (A))

次に、このアルミニウムを陽極酸化する。陽極酸化によ ってアルミニウムの表面は酸化アルミニウム (710、71 1、712)となり、絶縁物としての効果を有する様にな る。(図7 (B))

【0022】次に、P チャネル型TFT の活性層を覆うフ ォトレジストのマスク(713)を形成する。そしてイオ ンドーピング法によってフォスフィンをドーピングガス として燐を注入する。ドーズ量は1 ×10¹²~5 ×10¹³原 子/cm²とする。この結果として、強いN 型領域(ソー ス、ドレイン)(714 、715)が形成される。(図7 (C))

次に、N チャネル型TFT の活性層および画素TFT の活性 層を覆うフォトレジストのマスク(716)を形成する。 そして再びイオンドーピング法によってジボラン(B 2 Hs) をドーピングガスとしてホウ素を注入する。ドー ズ量は5 ×10¹⁴~8 ×10¹⁵原子/cm²とする。この結果と して、P 型領域 (717) が形成される。以上のドーピン グにより、強いN 型領域(ソース、ドレイン)(714 、 715)、強いP 型領域 (ソース、ドレイン) (717)が 形成される。(図7 (D))

【0023】その後、450~850℃で0.5~3時間の熱 アニールを施すことにより、ドーピングによるダメージ を回復せしめ、ドーピング不純物を活性化、シリコンの 結晶性を回復させた。その後、全面に層間絶縁物(718)として、プラズマCVD 法によって酸化珪素膜を厚さ3 00~600nm形成した。これは、窒化珪素膜あるいは酸化 珪素膜と窒化珪素膜の多層膜であってもよい。そして、 層間絶縁膜(718)をウエットエッチング法またはドラ イエッチング法によって、エッチングして、ソース/ド レインにコンタクトホールを形成した。

【0024】そして、スパッタ法によって厚さ200~600 nmのアルミニウム膜、もしくはチタンとアルミニウムの 多層膜を形成する。これをエッチングして、周辺回路の 電極・配線(719 、720 、721)および画素TFT の電極

·配線(722 、723)を形成した。(図7 (E))さら に、プラズマCVD 法によって、厚さ100~300nmの窒化珪 素膜 (724) をパッシベーション膜として形成し、これ をエッチングして、画素TFT の電極 (723) に達するコ ンタクトホールを形成した。次に、スパッタ法で成膜し た厚さ50 ~150nmのITO(インジウム錫酸化物)膜をエッ チングして、画素電極(725)を形成した。そして、プ ラズマCVD 法によって、厚さ200nmの窒化珪素膜(726)を形成し、これをエッチングして層間膜とした。

【0025】最後に、スパッタ法によって厚さ200nmの チタンかクロム膜を形成する。これをエッチングして画 素部ブラックマトリクス(727)を形成した。ここで は、ブラックマトリクスが最上層であるがITO とブラッ クマトリクスは逆でもよい。

【0026】次に、対向基板の製造方法について、図8 を用いて説明する。図8に、実施例1における対向基板 の工程断面図を示す。第二の絶縁基板としてガラス基板 (801)の上に、カラーフィルタ(802)として厚さ1. 6 μm の赤のカラーレジストをスピナーを用いて塗布す る。次に90℃の温度で乾燥し、露光、現像、水洗を行 い、210 ℃の温度で乾燥する。それにより、第一の絶縁 基板上に形成された、駆動回路部の全面、及び画素部の R (赤) 領域に対向する、対向基板上の位置に、赤 (R)のカラーフィルタが形成される。次に、同じ方法 で、前工程により駆動回路の全面に対向する赤(R)を 塗布した領域、及び画素部のG (緑)領域に対向する、 対向基板上の位置に、厚さ1.4μm のG(緑)のカラー フィルタ(803)を形成する。次に、同じ方法で、前工 程により駆動回路の全面に対向するG(緑)を塗布した 領域、及び画素部のG(緑)領域に対向する、対向基板 30 上の位置に、厚さ1.5μm のB (青)のカラーフィルタ (804)を形成する。その後、残差除去のためにO2ア ッシングを行い、次にカラーフィルタを保護するための 厚さ1.1 μπ のオーバーコート膜を形成する。最後に、 スパッタ法で全面に厚さ50 ~150nmのITO(インジウム錫 酸化物)膜を成膜して、対向電極(805)を形成する。

する、対向基板上の領域には、R、G、Bの三種(三 色)のカラーフィルタが重ねて設けられる。R、G、B の三種 (三色) のカラーフィルターを重ねると、可視光 をほとんど通さなくなるため、視覚において黒表示とな り、実質的な遮光膜を構成することができる。 【0028】次に、アクティブマトリクス型液晶表示装

【0027】このようにして、画素部に対向する、対向

基板上の位置には、個々の画素に対応した、R、G、B

の三色のカラーフィルタを設け、駆動回路部全面に対向

置の組立工程を以下に説明する。TFT 基板、対向基板を 洗浄し、薬液等を十分におとす。次に、配向膜をTFT 基 板、対向基板に付着させる。配向膜はある一定の溝が刻 まれ、その溝にそって、液晶分子が均一に配列する。配 向膜材料にはブチルセルソングかn-メチルピロリドンと いった溶媒に溶媒の約10重量%のポリイミドを溶解した ものを用いる。これをポリイミドワニスと呼ぶ。ポリイ ミドワニスはフレキソ印刷装置によって印刷する。

【0029】そして、TFT 基板、対向基板の両基板に付着した配向膜を加熱、硬化させる。これをベークとよび、最高温度約300 ℃の熱風を送り加熱し、ポリイミドワニスを焼成、硬化させるものである。その次に配向膜の付着したガラス基板を毛足の長さ2~3mm のバフ布(レイヨン、ナイロン等の繊維)で一定方向にこすり、微細な溝をつくるラビング工程を行う。そして、TFT 基板もしくは対向基板のいずれかに、ポリマー系、ガラス系、シリカ系等の球のスペーサを散布する。スペーサの散布の方式としては純水、アルコール等の溶媒にスペーサをまぜ、ガラス基板上に散布するウエット方式と、溶媒を一切使用せずスペーサを散布するドライ方式がある。スペーサでもで、ガラス基板上に散布するウエット方式と、溶媒を一切使用せずスペーサを散布するドライ方式がある。スペーサを

【0030】その次に、TFT 基板の画素部の外枠に封止材を塗布する。封止材塗布にはTFT基板と対向基板を接着する役割と注入した液晶材が外部に流出するのを防ぐ目的がある。封止材の材料はエポキシ樹脂とフェノール硬化材をエチルセルソルブの溶媒に溶かしたものが使用される。封止材塗布に2枚のガラス基板の張り合わせを行う。方法は約160℃の高温プレスによって、約3時間で封止材を硬化する加熱硬化方式をとる。次に、TFT 基板と対向基板を張り合せ、液晶注入口より液晶材をいれて、液晶材注入口を封止する。以上、述べたようにして本実施例の液晶表示装置は構成される。

【0031】〔実施例2〕図9に、本発明の第二の実施例であり、画素部のブラックマトリクスを構成する材料と、同じ材料を使用して駆動回路の配線材を形成する例30を示す。すなわち、画素部のブラックマトリクスを構成するために形成した、チタンやクロム等の薄膜を、ブラックマトリクスのみならず、駆動回路の配線材として用いるものである。

【0032】この様にブラックマトリクスがTFT 基板に存在する場合、前述した様に駆動回路上には容量結合の発生を防ぐため、画素部のブラックマトリクスと同一材料の、チタンやクロムの薄膜を加工して、遮光膜を形成することはできない。しかし、チタンやクロムの薄膜を、駆動回路全体を覆うようにして設けるのではなく、容量結合が問題にならない程度に、駆動回路の一部を覆う程度に設けることは、何ら問題がない。チタンやクロムの薄膜は、高い導電性を有しているので、この膜を使用し配線材を形成することにより、駆動回路の多層配線化及び、素子密度の向上による面積の縮小が可能である。

【0033】図12に、インバーターチェーンの構成を示す。図12(B)は、ブラックマトリクスを形成するために成膜されるチタンやクロム等の薄膜を、ブラックスマトリクスのみでなく、駆動回路の配線材に使用し

て、インバーターチェーンを構成した例を示す。図12 (A)に示すように、インバータチェーンを他の配線が横切る場合、配線材を使用しない場合は、インバータとインバータの間に配線を通さなければならない。しかし、図12(B)に示すように、ブラックマトリクスを形成する際に同時に配線材を形成し、これを用いてインバーターチェーンを横切る配線を形成することで、インバータに配線を重ねることができる。これにより、駆動回路の多層配線化、素子密度向上による、駆動回路の面積の縮小が可能となる。

10

【0034】〔実施例3〕図11に示すのは、本発明の第三の実施例であり、カラーフィルタを使用しない場合のTFT 基板の例である。一般に、三板式の液晶プロジェクタ等ではカラーフィルタを使用しない。この場合は、対向基板上に、通常の遮光膜を形成し、画素のブラックマトリクスと同一膜で駆動回路の配線材を形成することにより、駆動回路の多層配線化、素子密度向上による面積の縮小が可能となる。また、この例ではITOを最上層に形成した場合を示してある。

0 [0035]

【発明の効果】以上述べたように、本発明では、画素部の遮光膜としてブラックマトリクスを用いてTFT 基板上に設け、駆動回路部の遮光膜としてカラーフィルタR、G、Bを対向基板上の同一位置に三枚重ねて設けることにより、工程数を増やさないで開口率を向上させることができる。また、ブラックマトリクスと同じ膜を配線材として使うことにより、駆動回路の高密度化が可能である。

【図面の簡単な説明】

0 【図1】 アクティブマトリクス型液晶表示装置の断面 図の一例

【図2】 アクティブマトリクス型液晶表示装置の第一 従来例を示す図

【図3】 アクティブマトリクス型液晶表示装置の第一 従来例の拡大図

【図4】 アクティブマトリクス型液晶表示装置の第一 従来例の断面図

【図5】 アクティブマトリクス型液晶表示装置の第二 従来例の断面図

0 【図6】 アクティブマトリクス型液晶表示装置の第三 従来例の断面図

【図7】 本発明の低温ポリシリコンプロセスの工程断面図 (TFT 基板) の一例

【図8】 本発明の対向基板の工程断面図の一例

【図9】 本発明の第二の実施例を示す図

【図10】 カラーフィルタ(R,G,B)の分光特性を示す図


【図11】 本発明の第三の実施例を示す図


【図12】 本発明を使用した駆動回路のパターン例を


50 示す図

【図1】

714 ~715









8/14/2007, EAST Version: 2.0.3.0

【図4】





【図5】




8/14/2007, EAST Version: 2.0.3.0

【図6】






【図9】




8/14/2007, EAST Version: 2.0.3.0



8/14/2007, EAST Version: 2.0.3.0

【図11】



フロントページの続き

(51) Int. Cl. 7

識別記号

FΙ

テーマコード(参考

GO9F 9/30

349

G02F 1/136

500

(72) 発明者 納 光明

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内